1. Jurnal [Kembali]
2. Hardware [Kembali]
2.1 Hardware
Gambar 1. Module D'Lorenzo
Gambar 2. Jumper
2.2 Software (Bahan Proteus)a. IC 74LS112 (JK filp flop)
3. Rangkaian Percobaan
[Kembali]
4. Prinsip Kerja [Kembali]
Pada rangkaian percobaan 1 ini, digunakan jenis IC 74LS112 dan IC 7474. Pada IC 74LS112, kaki R (reset) dihubungkan ke B0 dengan inputan 1, kaki S (set) dihubungkan ke B1 dengan inputan 1, kemudian untuk kaki J dihubungkan ke B2 dengan inputan 0, kaki clk dihubungkan ke B3 dengan inputan DCLOCK, dan kaki K dihubungkan ke B4 dengan inputan B4. Untuk outputnya sendiri adalah Q yang dihubungkan ke H7 dan Q' yang merupakan komplemen dari Q dan dihubungkan ke H6. Sedangkan pada IC 7474, kaki D dihubungkan ke B5 dengan inputan 0 dan kaki clk dihubungkan ke B6 dengan inputan 1. Untuk outputnya sendiri adalah Q yang dihubungkan ke H4 dengan input 0 dan Q' yang dihubungkan ke H3. Apabila rangkaian dijalankan maka untuk hasil outputnya sendiri adalah bernilai 0 untuk Q dan 1 untuk Q'. Hal ini disebabkan karena clk bersifat active low, dimana ia akan aktif saat berlogika 0. Sedangkan pada rangkaian ini, clk nya diberi masukan 1 sehingga clknya tidak aktif dan menghasilkan keluaran berupa 0.
5. Video Percobaan [Kembali]
6. Analisis [Kembali]
1) Bagaimana jika B0 dan B1 sama- sama diberi logika 0, apa yang terjadi pada rangakaian?
Ketika diberi B0 dan B1 logika maka output kedua rangkaian JK Flip-Flop dan D Flip-Flop adalah 1 keduannya. Dimana dikarenakan JK Flip-Flop dan D Flip-Floop aktif low sehingga kaki R dan S akan mengalami kondisi terlarang. Baik input J,K,D,CLK tidak akan mempengaruhi flip-flop tersebut.
2) Bagaimana jika B3 diputuskan/tidak dihubungkan pada rangkaian, apa yang terjadi pada rangkaian?
Tidak mempengaruhi pada output Q dan Q' dikarenakan kaki R dan S low aktif dan logika B0 dan B1 adalah 0, maka nilai Q dan Q' tetap dan tidak berpengaruh.
3) Jelaskan apa yang dimaksud dengan ondisi toggle, not change dan kondisi terlarang pada Flip - Flop?
a. Kondisi toogle adalah suatu kondisi output flip-flop yang merupakan komplemen dari keadaan outpu (berlawanan) sehingga kondisi keluaran berkebalikan dengan keluaran sebelumnya.
b. Kondisi not change, suatu kondisi pada rangkaian dimana outputnya tidak berubah atau tetap
c. Kondisi terlarang, suatu kondisi pada rangkaian yang tidak diperbolehkan dimana output Q dan Q' itu sama.
7. Link Download [Kembali]
